如何用verilog实现这样一个信号

Question

如题所述

Answer 1

‍reg new_data0 ;
reg new_data1 ;
always@(posedge clk) begin
new_data0 <=data;
new_data1 <=new_data0 ;
end解决方法如下：