verilog hdl程序设计帮忙~！

Question

verilog hdl语言实现16进制转换成10进制啊，高手上来啊！谢谢！

Answer 1

很简单，只是一个译码电路就可以做到。
case（a)
0: b<=0;
.
.
.
f:b<=15;
endcase
将16进制的a转成10进制的b