99问答网
所有问题
verilog里wire类型和reg类型有什么区别
如题所述
举报该问题
推荐答案 2020-02-09
wire是线网型,可以相当于一根导线相连,wire型变量可以作为连续赋值中的左值,也可以作为过程赋值语句中的右值;reg是寄存器类型,相当于一个寄存器,可以作为过程赋值语句中的左值和右值。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/ezjtXeee77ztBtOeee.html
相似回答
大家正在搜
相关问题
verilog HDL中wire和reg的区别
verilog中reg和wire类型的区别
verilog中reg和wire的区别
verilog中reg和wire的区别
verilog中reg和wire类型的区别和用法
简述在verilog hdl语言中,reg型和wire型变量...
verilog HDL中wire和reg的区别
Verilog 中定义信号为什么要区分 wire 和 reg...