fpga的输出读取问题，求高手解答

Question

本人菜鸟，想问下：
如果我在verilog程序里，把输出数据存在ISE制定的IP RAM里，跑完后有啥方法能把ram里的所有数据导出来吗？（想导出至txt文件中，送到matlab中看下结果），
有没有方法生成类似于.mif文件这种东西（和ram里的数据都对应的） 多谢啊！

Answer 1

没听说过可以把RAM数据保存为.mif文件格式的。一般这种情况就是FPGA挂存储器(比如SD卡等)，数据写进存储器里面，以后再读出来，或者通过计算机总线，比如：USB、PCI、PCI-E等总线，传到计算机上攻计算机处理，后者复杂，且开发周期长，前者也有难度，没有试过前者。