一定要有仿真程序,最好有输出波形,真值表什么的无所谓了。速度啊……
上面全加器A+B,进位输入CI,进位输出CO。下面全减器C-D,借位输入CII,进位输出COO。
追问求具体verilog程序,我邮箱是[email protected],程序、图像什么的全部都发下吧
追答已发.v 的是程序,.vwf是波形图
追问是基于门电路写程序,不是直接逻辑加减!我已经写出来了:
module ADD_SUB_4BITS(
A1,A2,A3,A4,
B1,B2,B3,B4,
S1,S2,S3,S4,
C4,
is_sub/*0:add,1:sub*/
);
input A1,A2,A3,A4,B1,B2,B3,B4,is_sub;
output S1,S2,S3,S4,C4; wire B1_2,B2_2,B3_2,B4_2;
IC_74LS83 IC_74LS83_inst1(..........................略,有字数限制
.....................
不认识
呵呵,这都被你发现了
物电的……少侠不会也是uestc吧
追答uestc飘过