verilog hdl的操作符中哪些运算结果是一位

Question

如题所述

Answer 1

逻辑操作符运算结果都是一位，如&&，||，！，随便找一本关于Verilog HDL的教材都有说明的。