Verilog中parameter和define的区别

如题所述

parameter 作用于声明的那个文件;
`define 从编译器读到这条指令开始到编译结束都有效,或者遇到`undef命令使之失效。
温馨提示:答案为网友推荐,仅供参考
相似回答