verilog 中reg默认是有符号数还是无符号数

如题所述

举报该问题

推荐答案 2012-09-22

是无符号数，它表示寄存器类型变量，是二进制编码，而不是一个多大的数字。

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/eXj7t7vB7.html

其他回答

第1个回答 2012-09-22

既不是有符号数也不是无符号数，reg定义的数代表为二进制数
你觉得一个高电平是有符号数还是无符号数呢？追问

假如是一个bus呢？

追答

是一个bus也是多bit的二进制数，比如8‘b01010101桌和8’b11110000，
在实际中，这些就是一些高低电平的组合，至于是有符号数还是无符号数
是看设计者怎么设计，如果设计者把这两个数当做无符号数，那运算过程就按
无符号数来运算，如果当做有符号数，运算过程就按有符号数来运算，
reg不像软件定义中那些int，integer等数据类型，reg和wire代表的是硬件，学习
verilog我觉得必须始终记住这一点

本回答被提问者采纳

第2个回答推荐于2018-03-13

默认是无符号的
如果要用有符号的要用integer 或者用 reg signed本回答被网友采纳

第3个回答 2012-09-22

默认的是无符号数
有符号是可以加上 reg signed [3:0] a....

第4个回答 2012-09-22

reg只是代表这个是个寄存器而已

1 2 下一页

相似回答

logisim中e0ee错误答：logisim中e0ee错误解决办法如下Verilog中wire、reg等数据类型默认为无符号数，当希望做符号数相关操作时，可以使用$signed().应当注意当混合操作有符号数和无符号数时，Verilog会自动进行数据类型匹配，将符号数向无符号类型转换，例如assignresu=a

verilog中reg和integer的区别及举例答：大多数的矢量类型（reg或者net）都被默认当做无符号数。integer和real是个例外，它们被默认为当做有符号数。通常，real类型是不可综合的。假设在没有溢出的情况下，不管是无符号数还是有符号数，它们都是二进制的一串数值而已；而当这个值被当做某种类型比较时：又符号数的MSB被用来表示这个数字的符号，...

verilog 基本语法答：endmodule #程序结尾，无符号 2.数据类型：reg:寄存器类型，数据存储单元，默认初始值为X。只能在always和intial语句中被赋值。例：reg[31:0] x;#32位寄存信号 reg y;#一位寄存信号 wire:线网类型，不能存储数值，模块的输入输出默认为wire型，初始值为Z,值由它的驱动决定。在assi...