Verilog中的%是什么?

如题所述

% 用在算数运算中是取模操作符
a % b 按照a 和 b中的长度长的补齐。两个参数都为有符号数结果为有符号数,否则为无符号数。

用在$display语句里面是转意操作符
%b %B 二进制
%o %O 八进制
%d %D 十进制
%h %H 十六进制
%e %E %f %F %g %G 实数
%c %C 字符
%s %S 字符串
%v %V 二进制和强度
%t %T 时间
%m %M 层次实例
温馨提示:答案为网友推荐,仅供参考
第1个回答  2012-10-08
取模
相似回答