Verilog中的&random系统函数

我在编写一个testbench的时候需要产生一个2进制的随机序列，代码中有句为： in= {$random} %2;但是编译的时候报错：Error (10174): Verilog HDL Unsupported Feature error at top_tb.v(22): system function "$random" is not supported for synthesis请问这是什么原因？

举报该问题

推荐答案 2012-08-06

你把他放在always @(posedge clk)里了吧，这个不能综合要放在initial下面，要循环的可以用while或者for等等，这些函数都是不可综合的。

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/eBBzWvttX.html

第1个回答 2012-07-25

$random只能仿真，不能综合为实际的电路。
ise中添加tb为simulation类型文件，不要设为implementation文件。
用modelsim编译。

第2个回答 2012-07-29

要分清楚可综合电路和不可综合电路。
$random是不可综合的，仅仅用在testbench上，做验证用。本回答被网友采纳

相似回答

Verilog HDL之系统函数$random答：random系统函数在Verilog HDL中用于提供一组随机数，其主要用途在仿真测试中，为模型添加随机性，使测试更加贴近真实情况。random函数的语法形式较为简单，可以通过其调用来产生随机数。随机数的产生可以有多种形式，根据需求不同，形式也会有所变化。形式一中，可以通过指定范围产生随机数。例如，若要产生0~...

verilog怎样生成随机数答：在Verilog语言中，系统任务 $random函数提供了一个产生随机数的方法。当函数被调用时返回一个32bit的随机数，它是一个带符号的整形数。random一般的用法是：$ramdom % b ,其中 b>0.它给出了一个范围在（-b+1):(b-1)中的随机数。例1：reg[23:0] rand; rand = $random % 60; 给...

FPGA中怎么产生一个随机数?答：rand = {$random} % 60;利用这个系统函数可以产生随机脉冲序列或宽度随机的脉冲序列，以用于电路的测试。下面例子中的 Verilog HDL模块可以产生宽度随机的随机脉冲序列的测试信号源,在电路模块的设计仿真时非常有用。同学们可以根据测试的需要，模仿下例，灵活使用$random系统函数编制出与实际情况类似的随...

1、我想用verilog中的系统函数$random产生64个随机数作为激励输入,请问...答：a={$random}%64;

SystemVerilog中的Randomize Variable答：SystemVerilog中的Randomize Variable主要通过以下几种方式实现：使用$urandom和$random函数：urandom：生成32位的无符号随机数。$random：生成signed有符号随机数。使用$urandom_range函数：返回指定范围内的无符号整数，提供对随机数生成范围的精确控制。使用std::randomize方法：允许在生成随机值时应用约束，通过...

verilog中常见系统函数和任务答：在Verilog中，两个常见系统函数和任务用于输出信息：$display和$write。它们的格式分别为：display函数自动换行，$write则不换行，适合在同一行输出多个信息。display和$write的输出格式控制通过双引号括起来的字符串表示，包含普通字符和特殊转换序列。输出数据的显示宽度自动调整，显示数据时，总是用表达式的最...

Verilog语法之十二:系统函数和任务答：Verilog HDL语言中包含多个系统函数和任务，如$bitstoreal、$rtoi、$display、$setup、$finish、$skew、$hold、$setuphold、$itor、$strobe、$period、$time、$printtimescale、$realtime、$width、$real tobits、$write、$recovery等。这些系统函数和任务为开发提供了强大的功能。文章重点介绍了$display...

SystemVerilog中的Randomize Variable答：Systemverilog中的随机化方法丰富多样，可以满足不同场景需求。首先，利用$urandom( )和$random( )函数生成随机数。$urandom( )产生32位的随机数，而$random()则生成signed有符号数。接下来是$urandom_range( )函数，它返回指定范围内无符号整数，适用于更精确的控制。接下来是std::randomize()方法，它...

verilog的语法及系统函数--备份答：在Verilog中，转义符一定位于双引号括起的字符串中，三种特殊格式符号：%v、%m、%t分别用于打印信号强度、模块层次信息和当前仿真时间。系统函数$time提供当前仿真时间信息，$timeformat用于设置时间格式，关于这些函数的使用将在后续章节详细介绍。使用$display(“%t”,$time)即可输出当前的仿真时间。

大家正在搜

matlab中random函数 python中的range函数 java中random函数用法 matlab中rand函数 python中的format函数 python中remove函数 python中uniform函数 python中reverse函数 python中del函数的用法

Verilog中的&random系统函数

Verilog怎么调用随机函数？

Verilog中$random函数中seed的设定

在Verilog 里 A=$random是什么意思

verilog 随机数生成

verilog中的random怎么用编译一直通不过求大神...

verilog随机数的产生问题

FPGA中怎么产生一个随机数？