数字IC基本电路<二>：分频器

Question

如题所述

Answer 1

探讨数字IC基本电路中的分频器实现，具体分为触发器分频与计数器分频。

本文着重解析电路结构，引导深入理解。

触发器分频：借助一个触发器实现2分频，通过级联额外的触发器实现4分频。

对于2分频，使用verilog仅需描述一个触发器，实现简便。

而4分频则以2分频的输出作为判断时钟，实现分频功能。

计数器分频则需进一步拆解：

针对偶数4分频，通过一个计数器，将最大计数设为N的一半，即（N/2 - 1），即可达到目的。

处理奇数N分频，需采用两个计数器cnt_p和cnt_n。cnt_p在时钟上升沿触发计数至N-1，cnt_n则在时钟下降沿进行同样的计数，从而实现奇数分频。