99问答网
所有问题
求vhdl里<=和:=的区别
如题所述
举报该问题
推荐答案 2015-11-01
<=是对信号进行赋值的赋值操作符,另外在关系运算中作为小于
等于号
使用;:=是对变量和
常量
进行赋值的赋值操作符,另外在声明信号、变量、常量的时候,可以用:=对其赋初值。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/XWztz7OOWvWzXBzjvB.html
相似回答
大家正在搜
相关问题
求问vhdl里 :=和=区别
vhdl语言中,求模运算符mod有什么用?它与rem区别在哪...
FPGA和CPLD到底有什么区别,还有VHDL,一直分不清他...
急求!!!VHDL类属与常量的区别。
VHDL语言 怎么理解并行语句和PROCESS的区别 IF怎...
跪求,VHDL中符号=是什么意思
求高手解答:试比较(EDA技术)VHDL图形输入法和文本输入...
求大神解读一下VHDL的这段代码,尽量详细点