verilog程序中使用到一些标志位，如reg flag；在testbench中该怎么写

Question

testbench模板生成的程序中没有这个标志位，于是自己添加，但是在输出波形中flag与初始化的值不一样，flag不是x，就是z，与在源程序中初始化的0不一样

Answer 1

标志位可以在testbench中写，你自己添加的reg flag，在初始化中要赋值，否则就是x或者z；
例如：
initial
begin
flag = 1'b0;
end追问

可是在源程序中已经初始化了，如reg flag=1'b0;
在testbench中还要再赋值吗

追答

源程序里面初始化？是说：复位信号的时候赋值吗？
那你必须将复位信号也在testbench里面定义赋值，比如:低电平复位，就要先低后高输入。

追问

定义时就给其赋初值行吗，不是在复位信号里赋值，我在网上看到过这种写法

追答

复位信号里面赋值是可以的，但是你要testbench中让复位信号有效

Answer 2

一样的，建模里可以写的。testbench里都可以写～