QSN-一种用于可重构准循环LDPC译码器的简单循环移位网络(翻译)

Question

如题所述

Answer 1

QSN是一种用于可重构准循环LDPC译码器的简单循环移位网络。它专为支持一系列结构兼容的码而设计，而不是仅限于单个码。关键组件是一个可编程的循环移位网络，能够实现任何不超过预定义的最大子矩阵大小的循环移位。QSN相对于文献中最先进的解决方案具有两个主要优势：首先，它减少了关键路径上的阶段数，有助于提高时钟频率和可扩展性，特别是在基于互连延迟占主导的现场可编程门阵列(FPGA)中的实现。其次，QSN的控制逻辑易于生成，占用面积明显更小。

QSN适用于新兴应用的各种码的实施，针对TMSC 180纳米金属氧化物半导体库和Xilinx Virtex4 FPGA进行了实现。建议的实现比文献中最知名的实现快2.1倍，并且需要的面积几乎减少了8倍。此外，本文提出了一种对任意大小子矩阵的关键路径和数据路径复杂性的分析模型，并证明了在可重配的QC-LDPC译码器中，QSN确实生成了所需的所有输出组合。

关键词包括Benes网络、纠错码、准循环低密度奇偶校验(QC-LDPC)码、超大规模集成、WiFi、WiMAX。

在过去的几年中，研究人员提出了多种技术修改Benes网络，使其更适合于可重配的QC-LDPC译码器。然而，QSN比最近提出的网络如Oh-Parhi网络(OPN)更加可扩展和灵活。QSN的关键优势在于其逻辑级数更少，控制逻辑简单，以及支持任意大小子矩阵的循环移位，使其在构建适用于一组码的译码器时更为高效。

本文的结构如下：第二节回顾了QC-LDPC码和译码器，第三节介绍了QSN的架构和实现，以及其生成所有必要输出组合的证明。第四节比较了QSN与OPN在180纳米ASIC实施的结果，以及QSN的FPGA实现结果。

QSN的整体架构包括左移网络、右移网络和合并网络，这三个组件协同工作以生成所需的输出。具体实现中，左移网络、右移网络和合并网络的MUX数量分别决定了整个网络的复杂度。QSN的正确性证明表明，它实际上可以生成所有必需的输出组合，即对所有输入，它都能够正确地进行循环移位。

QSN控制信号的高效生成使用了一个算法，这个算法能够在单次传递中动态生成所需的2b + PM -1个控制信号。该算法使用伪VERILOG语言描述，可以轻松地用于生成实际的控制逻辑。

在结果和讨论部分，本文展示了QSN在ASIC和FPGA上的硬件复杂性比较。与文献中其他解决方案相比，QSN在面积、时钟频率等指标上都表现出明显优势。针对IEEE 802.11n和802.16e标准，QSN还展示了在FPGA上的实现结果，证明了其在构建可重配译码器方面的实用性。

总之，QSN为可重构准循环LDPC译码器提供了一种高效、灵活的循环移位网络解决方案，相较于现有技术，它在硬件实现上具有更低的复杂度和更高的性能。