设计一个同步22进制计数器，用VHDL语言，帮帮忙吧兄弟们！！！！！

计数时，个位为10进制计数，十位为2进制计数，宾且个位计满9向十位进位，当个位=1，十位=2时，计数器复位

推荐答案 2010-11-23

标题：图8 30状态移位计数器的PSP ICE模拟 F ig.8 PSP ICE s im u lation of th irty-state sh ift coun ter
篇名：双边沿移位寄存器的设计原理及其应用
说明：数器.作者对设计出的30状态移位计数器进行PSP ICE模拟,其工作波形如图8所示.图中,起始状态为11110,中止状态为11101.其逻辑功能达到了设计CJFD2004

标题：图1单光子干涉和路由实验原理简图LD为激光器,attn为衰减器,cir为环形器,C为耦合器,PC1,PC2,PC3和PC4为偏振控制器,PM1和PM2为相位调制器,SSG为同步信号发生器,cnt为光子计数器,DSG为延迟信号发生器,D1和D2为单光子探测器
篇名：光纤Sagnac干涉仪中单光子干涉及路由控制
说明：如图1所示,由分束比为50%:50%耦合器(C)、4个偏振控制器(PC1,PC2,PC3,PC4)、两个相位调制器(PM1,PM2)和长距离光纤连接成Sagnac环形干涉仪.CJFD2004

标题：图1十进制计数器的顶层原理图
篇名：基于EDA软件ispLEVER的现代数字系统设计
说明：(2)打开原理图编辑器,画出十进制计数器的顶层原理图,如图1所示。需要说明的是不同的数字系统其引脚锁定是不一样的,为了便于在实验箱验证蒀JFD2004

标题：图1定时器/计数器1的电路结构
篇名：PIC16F87X单片机异步计数器的应用
说明：定时器/计数器1的电路结构如图1.当TMR 1CS=1时选择计数器工作方式,当TMR 1CS=0时选择定时器工作方式.在计数器工作方式下外部计数信号的引CJFD2004

标题：图1模为12的计数器电原理图
篇名：在数字电路教学中引入现代EDA技术
说明：以使用74161设计一个模为12的加法计数器为例,电原理图如图1所示.其中引脚的安排:en为使能端;clear为清零端;clk为时钟;q0\q1\q2\q3为信号碈JFD2004

标题：图1传统8421码十进制递增计数器电路实现 F ig.1 C ircu it rea lization of dec im a l up-coun ter encoded by 8421BCD 图2多码分配后的十进制计数器状态卡诺图 F ig.2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t
篇名：多码技术在低功耗十进制计数器设计中的应用
说明：根据激励函数,就可以设计出基于8421码的同步十进制计数器电路,如图1所示.

标题：图2多码分配后的十进制计数器状态卡诺图 F ig.2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t
篇名：多码技术在低功耗十进制计数器设计中的应用
说明：在传统的8421码编码中,可看到编码状态冗余24-10=6个.利用多码分配技术,对状态进行重新分配,图2是根据6=3+3,分成两个四码编码后分配得到的CJFD2004

标题：图3多码分配后的门控8421码十进制计数器电路实现 F ig.3 C ircu it rea lization of dec im a l up-coun ter by clock-gated and m u lti-code state ass igm en t
篇名：多码技术在低功耗十进制计数器设计中的应用
说明：比较前后两次激励函数可知,经过多码分配后,部分地增加了组合电路的复杂性,同时,容易看到Q3具有最高的优先权,即当Q3=1时,Q2、Q1的值就可以CJFD2004

标题：图4余三循环码十进制计数器状态卡诺图 F ig.4 S tate K-m ap of dec im a l up-coun ter encoded byexcess three code
篇名：多码技术在低功耗十进制计数器设计中的应用
说明：P=12Cl·VD2D·fclk·Esw,式中,Cl为该节点的物理电容,VDD为电源电压,fclk为时钟频率,Esw(称为开关活动性)是每个时钟周期1/fclk中的平均输CJFD2004

标题：图5余三循环码十进制计数器电路实现 F ig.5 C ircu it rea lization of dec im a l up-coun ter encoded by excess three code
篇名：多码技术在低功耗十进制计数器设计中的应用
说明：Q′0=Q3Q1+Q3Q2Q1.其实现电路如图5.同样,这种编码不可避免地存在有冗余状态.表2、图6是根据6=3+3,分成两个四码编码分配得到的非冗余状态稢JF
请参考

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/WjjjOBW7B.html

其他回答

第1个回答 2010-11-23

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity count_22 is
port(clk,reset:in std_logic;
ten_put:out std_logic_vector(1 downto 0);
one_put:out std_logic_vector(3 downto 0));
end entity;
architecture art of count_22 is
begin
process(clk,reset)
variable ten_data:std_logic_vector(1 downto 0);
variable one_data:std_logic_vector(3 downto 0);
begin
if reset='1' then
ten_data:="00";one_Data:="0000";
elsif clk'event and clk='1' then
if ten_data="10" then
if one_data="0010" then
ten_data:="00";
one_data:="0000";
else one_data:=one_data+'1';
end if;
elsif one_data="1001" then
ten_data:=ten_data+'1';
one_data:="0000";
else one_data:=one_data+'1';
end if;
end if;
end process;
end art;本回答被提问者采纳

相似回答

能帮我写一个VHDL语言么?功能是:四位二进制同步加减可逆计数器。今晚之...答：if(rst='1')then cnt_1<="0000";elsif(clk'event and clk='1')then if(change='1')then cnt_1<=cnt_1+'1';else cnt_1<=cnt_1-'1';end if;end if;END PROCESS;END;

VHDL设计的四位二进制加法计数器和减法计数器的代码?答：begin if(clk'event and clk='1') then if(K='0') then temp:=temp+1;else temp:=temp-1;end if;end if;q<=temp;end process;end behave;

用VHDL编写三位二进制计数器答：(ci:in std_logic; --计数信号 reset: in std_logic; --异步复位 load: in std_logic; --同步置数 clk: in std_logic;d : in std_logic_vector(2 downto 0); --置数值 q : buffer std_logic_vector(2 downto 0);co: out std_logic --计数溢出标志 );end question;...

用VHDL设计一个异步置数,同步清零,计数使能和进位输出信号的16位二...答：我写了一个，k是控制置数的，en是计数使能，clr是清零，下面附上了我的仿真波形图。library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;use IEEE.std_logic_arith.all;entity cnt_16 is port (clk: in STD_LOGIC;qin: in STD_LOGIC_VECTOR (15 downto 0);clr:in...

二位二进制计数器的VHDL程序答：我有个四位的，希望对你有帮助四位二进制同步计数器的VHDL程序 LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;useieee.std_logic_arith.all;ENTITY counter IS PORT(DATAIN:IN integer range 0 to 15;CLK :IN std_logic;CLR :IN std_logic;LOAD:IN std_logic...

用vhdl设计4位同步二进制加法计数器,输入为时钟端clk和异步清除端clr...答：--异步清零 q<=0;c<='0';elsif clk'event and clk='1'then --同步加计数 if q=15 then q<=0;c<='0';elsif q=14 then --带进位输出 q<=q+1;c<='1';else q<=q+1;end if;end if;end if;end process;end one;...

跪求好人救急~~~用VHDL设计4位二进制同步加减法可逆计数器。答：这是四位的二进制加法计数器，cq是你的q,进位cout是你的c，加减法其实很简单，加一个if语句即可，减法其实也是加法，不过二进制的减法是该数的补码加一。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity exp_cnt2 is port(clk,clrn,en:in std_logic;cq:out ...

用VHDL语言设计一个具有清零,使能,置数的4位二进制加减法计数器的源...答：port (clk : in std_logic;load : in std_logic;clr : in std_logic;up_down: in std_logic;DIN : in std_logic_vector(3 downto 0);DOUT : out std_logic_vector(3 downto 0);c : out std_logic );end counter4;architecture rt1 of counter4 is signa...

用VHDL设计一个计数器 代解释说明答：CLR : IN STD_LOGIC; --异步清零 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --计数输出END jsq;ARCHITECTURE behav OF jsq IS--定义结构体，它说明具体的功能 BEGIN --- PROCESS (CLK,CLR)--进程 VARIABLE q1:STD_LOGIC_VECTOR(3 DOWNTO 0);--申明变量 BEGIN IF CLR='0' THEN--CLR...

大家正在搜

用vhdl语言设计24进制计数器 vhdl语言设计8进制计数器设置一个24进制的计数器 24进制计数器设计 16进制计数器的vhdl语言 60进制计数器VHDL VHDL8位10进制计数器 10进制计数器设计同步五进制计数器