99问答网
所有问题
Verilog问题请教
Verilog中，组合逻辑的敏感列表中的某个信号，加上仿真波形出错，去掉仿真波形正确。那么错误可能出在哪里。我想知道敏感信号，影响的是什么地方。谢谢！
举报该问题
推荐答案 2010-08-23
敏感信号的意思就是这个信号发生变化时，将激活这个程序模块，模块内部变量根据更新的敏感信号进行重新运算得出结果。如果信号在敏感信号列表里，那么这个信号变化时，将引起该程序块信号变化；如果不在敏感信号列表里，那么除非其它敏感信号发生变化，否则该程序块的变量数值不变。
温馨提示：答案为网友推荐，仅供参考
当前网址：
http://99.wendadaohang.com/zd/WXX7OO7jW.html
其他回答
第1个回答 2010-08-23
具体出的什么错啊 ，你这问的也太笼统了。
相似回答
verilog问题
,能解释下为什么是这个答案吗
答：
因为这里‘x’和‘?’ 一样会被看成是任意满足的数值。如果在实际电路里面这种语义的东西是综合不出来的。所以请尽量避免进到casex()的信号是带有x数值的信号。
请教问题
:FPGA怎么读取dat文件数据?(用
Verilog
)
答：
如果是文本格式的就用$readmemb,存储的时候都是连续的,只不过显示的时候可能会分成不同的位宽,读取的位宽取决于外部赋值的变量或寄存器的位宽,如果是二进制格式的就需要用system
verilog
来操作了
关于
verilog
的
问题
答：
reg[4:1] A 意思是A[4] A[3] A[2] A[1]表示这四位，所以，reg后面的那个位数只是符号，用来操作方便而已！而|a-b|的值才是真正的位数！
不知道for循环里出什么
问题
了,
verilog
的问题求教
答：
verilog
编程建议少使用或不使用For循环，for循环占用太多的资源，尽量用if语句
verilog
一个assign的简单
问题
答：
问题
一：是并行的 问题二：assign c[0] = (p[0] & ci) | g[0];assign c[1] = (p[1] & c[0]) | g[1];assign c[2] = (p[2] & c[1]) | g[2];是并行的 但是c[0]) 的变化会导致c[1] 的变化 同样的c[1]) 的变化会导致c[2] 的变化 其实 有类似优先级的关系 ...
Verilog
语法
问题
答：
你可以把“always@(posedge clk or negedge r_est)”改为“always@(posedge clk or posedge r_est)”再编译试试，应该就没
问题
了。你右键该错误点击“Help”里是这么说的：CAUSE: In a conditional statement at the specified location in a
Verilog
Design File (.v), you specified a ...
请教
关于
verilog
HDL语言中关于always语句块的
问题
?
答：
rising_edge拉高时代表检测到上升沿 falling_edge拉高时代表检测到下降沿 rising_edge || falling_edge 代表检测到边沿 reg[1:0] sign_in_d;reg rising_edge;reg falling_edge;always@(posedge clk)sign_in_d <= {sign_in_d[0],sign_in};always@(posedge clk or negedge rstn)if...
verilog
语言
问题
答：
原因在于你定义的reg型变量NO以及time1和time2都在两个always块中进行了赋值，要知道reg型变量一般只能在一个always块内使用，在其它块中最多也只能读取数值或者进行比较判断，不能再进行赋值，否则就会出现这个
问题
。time1的4位，加上time2的四位，再加上NO，就是那九个错误了 ...
问一下
verilog
中三态门的实现
问题
。
答：
如果一个设备不用总路线时，不把它驱动为高阻态，在另一个设备要使用数据线时，就会出现多驱动的现象，在电路上会出现半高的电平，从而不知道这数据到底是1还是0了。所以你注释掉的那一句其实是非常有必要的。所以这一句af_data <= qout; 是不能这样写的。还是得用这种，总线使能加中间变量的方法...
大家正在搜
verilog语言posedge
verilog语言教程
verilog xor
verilog assign
verilog assign用法
verilog语言入门教程
verilog中assign语句
verilog和vhdl的区别
fpga verilog