高分悬赏（每个程序15分，满意会追加分值），求Verilog 程序，若分模块，写出各模块功能，作用，具体如下

Question

题目1：设计一个8位数字显示的简易频率计。要求：
①能够测试10Hz~10MHz方波信号；
②电路输入的基准时钟为1Hz，要求测量值以8421BCD码形式输出；
③系统有复位键；
④采用分层次分模块的方法，用Verilog HDL进行设计。
⑤写出测试仿真程序

题目2：设计一个11位巴克码序列峰值检测器，巴克码序列为11`b 11100010010。要求
能够检测巴克码序列峰值；
在存在1bits错误情况下，能够检测巴克码序列峰值。
写出测试仿真程序

题目3：设计一个1MHz的FIR低通滤波器。
时钟信号频率16MHz;
输入信号位宽8bits，符号速率16MHz；
要求在Matlab软件中进行FIR滤波器浮点和定点仿真，并确定FIR滤波器抽头系数；
写出测试仿真程序。

Answer 1

我也是醉了，您是西电微电子的吧。。。。少年，天底下没有现成的答案。

Answer 2

西电verilog上课的那个老师有一个课本，那个课本后面就有这些程序吧

Answer 3

这几个程序要写的代码都不少，估计没什么人愿意写的。