• 所有问题

    • veriloga 的用什么软件编译，什么仿真

    如题所述

    举报该问题
    推荐答案   2017-05-02
    可以使用MAXPLUS II软件进行编译仿真（简单易上手），不过它只能仿真本身程序的时序功能。如果想附带外接电路或者单片机的话，modelsim软件也是不错的选择。
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2017-05-02
    编译调试，软件环境用KEIL UV3 安装新华龙的驱动插件仿真用仿真器，U-EC5
    第2个回答  2017-05-02
    编译调试，软件环境用KEIL UV3 安装新华龙的驱动插件仿真用仿真器，U-EC5
    相似回答
    VerilogA模型的蒙特卡洛仿真方法——以电阻为例答：建立理想电阻Verilog A模块：通过在ahdlL中利用预设的res模块代码，定义一个两端电阻，并将阻值设置为可变参数。将此代码保存为文件res.va，完成模块的建立。建立子电路模型及其符号：使用Virtuoso软件创建名为res_ckt的示意图，放置VP和VN端口以生成符号。保存示意图后，在同一软件中创建res.ckt文件，编写...
    大家正在搜
    java用什么软件c++用什么软件编程cae仿真软件有哪些Java编程软件编译软件c语言编译软件什么是编译仿真软件汇总虚拟仿真软件