verilog函数/function调用问题

Question

如题所述

Answer 1

Verilog中的函数功能在于提取重复性行为，提升代码简洁性和可读性。函数调用时存在不可迭代特性。以阶乘函数factorial()为例，常规写法使用迭代实现，但在Verilog仿真中，结果不正确。

问题根源在于Verilog函数局部变量是静态的，同一块地址在不同调用中同时操作会导致不确定结果。解决方法是使用automatic关键字，它允许函数在调用时分配新内存空间，实现可递归特性。这样，自动函数的局部变量无法通过层次命名访问，但函数本身可以。调整factorial()函数声明，加入automatic关键字。

重新进行仿真后，正确结果得到验证。总之，Verilog函数不可迭代特性要求谨慎处理并发调用，使用automatic关键字确保函数调用的独立性和正确性。