99问答网
所有问题
EDA VHDL 急求设计4位二进制同步加/减法可逆计数器
如题所述
举报该问题
推荐答案 2014-05-26
追答
用手机没法发,在电脑上临时写了一个,不带预置,不带复位。希望能采纳。
亲,不懂的话还可以问我哦。给个好评吧
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/WO7tX7vvvOj7vjXWztX.html
相似回答
大家正在搜
相关问题
跪求好人救急~~~用VHDL设计4位二进制同步加减法可逆计数...
如何用VHDL语言设计一个4位二进制数可预置可逆计的计数器?...
求一个vhdl 四位二进制同步减法计数器(异步清零、同步预置...
用vhdl设计4位同步二进制加法计数器
VHDL设计的四位二进制加法计数器和减法计数器的代码?
请各位大神帮忙用VHDL语言设计含有异步置位和同步计数使能的...
用VHDL语言设计一个具有清零,使能,置数的4位二进制加减法...
用vhdl设计4位同步二进制加法计数器,输入为时钟端clk和...