逻辑门电路的输入端接电阻问题怎么解决？
TTL门电路如上图右侧 当某一输入端接小电阻，接地，看做高还是低电平 输入？ 如上两张图右侧输入端接地接大电阻，是高电平还是低电平？？ 如上图左侧输入端接Ucc 再接大电阻，是高电平还是低电平？？ 另：第二张图左侧是OC门请问输出是什么？？并解释
TTL逻辑门输入端通过小电阻入地，相当于接低电平；
通过大电阻入地，相当于接高电平；
如果接在Vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；
大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
OC门的输出相“线与”，两个OC门的输出只要有一个为0，则输出就是0，否则为1.
解释：OC 指的是开集电极输出，NPN三极管发射极接地，从集电极输出。显然如果三极管开通，则集电极为0；如果不开通，集电极悬空的话，既不是1也不是0，所以往往要通过外接电阻连到Vcc,
两OC门三极管集电极连在一起，又通过电阻接到Vcc,当然是只要一个开通，输出就是0
TTL是Transistor-Transistor Logic的缩写，主要由BJT（Bipolar Junction Transistor 即双极结型晶体管），晶体三极管和电阻构成，具有速度快的特点。
最早的TTL门电路是74系列，后来出现了改进型的74H系列，其工作速度提高了，但功耗却增加了。而74L系列的功耗降低了很多，但工作速度也降低了。为了解决功耗和速度之间的矛盾，推出了低功耗和高速的74S系列。之后又生产了74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。
TTL门电路有74（商用）和54（军用）两个系列，每个系列又有若干个子系列。
TTL电平信号:
TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。
TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和最大输入低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。