verilog中做乘法运算，直接用乘号“*”实现，和用乘法器（模块）有什么区别，区别大吗？

Question

如题所述

Answer 1

当然有区别了，你用IP核里面所有的选项你难道用一个*号就能全部表示？
还有verilog写的是电路，一个*号应该是用LUT搭出来的复杂组合逻辑，你用IP核是可以用DSP48专用数学运算单元去做的，或者用流水线LUT也行，只不过运算延迟大一些。总之，差距很大。追问

不好意思，我没说 清楚！我说的乘法器是指自己用搭建的程序模块，不是IP核。

追答

仿真的话当然无所谓了，如果上板子*号最好别用，自己搭也行，别用组合逻辑assign

追问

为什么不用，它和自己搭的有什么区别？你还是没有说清楚啊！你只是说它和IP核的区别

追答

你自己怎么搭的？ 莫非真是用一堆assign直接码出来的？

Answer 2

直接用乘号，综合后也是用的乘法器，两个是一样的结果本回答被提问者采纳