优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V

Question

如题所述

Answer 1

关于RISC-V的开源项目介绍，我们将详细探讨各类实现与应用。RISC-V，读作“risk-five”，是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。指令集规范与处理器实现是独立的，指令集规范是开源的，但处理器实现可选择开源或商业授权。

国内厂商在RISC-V领域表现出色，例如芯来、平头哥在开发IP，兆易创新推出基于芯来的N200定制产品线，嘉楠科技发布专用于音视频AI的K210芯片，中科蓝讯推出基于RISC-V架构的蓝牙芯片系列，其出货量超过亿颗，成为全球首家搭载国产开源RT-Thread物联网操作系统的RISC-V应用公司。

对于入门和了解RISC-V，以下项目提供简便的途径：DarkRISCv、PicoRISCv、cva6、VexRiscv。DarkRISCv简洁易上手，拥有诸多功能；PicoRISCv是小巧且完善的RISC-V实现；cva6为64位RISC-V CPU，完全实现多种扩展；VexRiscv则用SpinalHDL编写，支持多核乱序执行。

平头哥无剑100、Hummingbirdv2 E203 Core和SoC、香山高性能处理器分别代表了成熟阶段的项目，其中香山基于Chisel语言开发，目标性能对标A72/A73；木心处理器系列结合VSCode IDE，提供丰富的在线教程，适合初学者；Rocket和BOOM则展示了UCB在RISC-V处理器开发上的深度与广度。

YARVI是32位开源处理器，侧重于RV32I指令集；Pulpino则与苏黎世联邦理工大学与意大利博洛尼亚大学合作开发，支持多核与扩展指令集；GRVI Phalanx则实现大规模并行RISC-V，最多至千核。

Ibex核心基于zero-riscy，支持RV32IMC及Z系列指令，文档详实，支持verilator仿真；SweRV EH1则是WD开发的高性能RISC-V core，双发射，9级流水，适合作为进阶学习项目；picorio则是图灵奖得主David Patterson教授领导的项目，目标构建高效能边缘计算平台。