99问答网
所有问题
verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz; 怎么理解？
快考试了，这个不太明白。。。
举报该问题
推荐答案 2013-03-05
1'bz表示是一位二进制高阻态。b是二进制，z是高阻态。
温馨提示：答案为网友推荐，仅供参考
当前网址：
http://99.wendadaohang.com/zd/Bt7B7j7zj.html
其他回答
第1个回答 2012-12-16
若e为真即1时将a赋值于y,若不是即为0时，将一位高阻态赋予y (即Y的状态为高阻态)， 再执行下一条赋值语句，若非 e为真是将前面已赋值的y 赋值给b 否则将一位高阻态的赋值于b。
第2个回答 推荐于2018-03-05
e为1,则y = a，否则y=高阻；
e为0,则b = y，否则b=高阻；
本回答被提问者和网友采纳
相似回答
verilog语言
assign
out
=e
nabl
e?
in:‘
bz
中 ‘bz
怎么理解
那个符号代 ...
答：
1'bz
表示是一位二进制高阻态。b是二进制，z是高阻态。
verilog语言中assign怎么
用?
答：
在
Verilog语言中
，
assign语句
主要用于连续赋值。它是在模块内部对信号进行连续赋值操作的一种手段。assign语句通常用于模拟硬件电路的行为，特别是在模拟连续变化的信号时非常有用。下面将详细解释assign的用法。1. 基本语法
:assign
语句的基本格式是 `assign 目标信号 = 表达式;`。其中目标信号是要被赋值的...
看下列原理图写出相应的vhdl描述
答：
module xxx(a,e,b,
y);
input a,e;output b,y;assign
y=e?a:1'bz;assign
b=(e
==0
)? y:1'bz
endmodule 用
Verilog
HDL写的可参考一下~！
verilog语言中assign怎么
用
答：
verilog module example_module
;assign
Y =
A & B; // 当A和B都为高电平时，Y为高电平；否则为低电平。endmodule 在这个例子中，
assign语句
根据输入信号A和B的逻辑与结果来动态地计算输出信号Y的值。每次A或B的状态变化时，Y的值也会相应地更新。这就是assign在
Verilog语言中
的基本用法。
verilog
序列检测器错误syntax error, unexpected "IDENTIFIER", expect...
答：
规范一点 O=5'b0,A=5'b1,B=5'b10,C=5'b100,D=5'b1001,E=5'b10010;
用
Verilog
HDL设计一个类似74138的译码器电路
答：
assign Y0 = ((E1 & !E2 & !E3) ==1'b1) ? !(!A & !B & !C)
: 1'bz;assign
Y1 = ((E1 & !E2 & !E3) =
=1'
b1) ? !(!A & !B & C) : 1'bz;assign
Y
2 = ((E1 & !E2 & !E3) ==1'b1) ? !(!A & B & !C) : 1'bz;assign Y3 = ((E1 & !
verilog语言中assign怎么
用
答：
assign相当于连线，一般是将一个变量的值不间断地赋值给另一个变量，就像把这两个变量连在一起，所以习惯性的当做连线用，比如把一个模块的输出给另一个模块当输入。例如：wire A,B,SEL,L;//声明4个线型变量 assign L=(A&~SEL)|(B&SEL);//连续赋值 在
assign语句中
，左边变量的数据类型必须是...
什么是
verilog
综合,
答：
assign a = b & c；EDA综合工具会从元件库中选取一个二输入与门，将该门的输入端分别连接至b和c，输出端则连接至a。假如你的代码中包含多个类似
语句：assign
a = b & c
;assign
c = e | f;assign
e
=
x ^ y;综合工具将会像拼积木一样，将这些逻辑电路通过门电路搭建起来。当然，在这一...
请教
verilog
的
语句
解析。
assign
a
= (b=1)?
(c && d
) ?
1'b1
:1'
b0:1...
答：
当b=0的时候a的值为0，当b=1时，a的值取决于c，d的值，当c=1，d=1时a的值等于1，当c=1，d=0或者c=0，d=1或者c=0，d=0时a的值为0。首先会判断b的值是否等于1，等于0，则直接对a进行赋值为0，如果b的值为1，那么会执行(c && d) ? 1'b1
:1'
b0，然后根据c&&d的结果判断...
大家正在搜
verilog语言negedge
verilog语言posedge
verilog中assign实例
verilog的assign语句
verilog语言怎么样
verilog assign用法
verilog语言default
Verilog assign
verilog posedge
相关问题
c语言中?:和!是什么意思,怎么运用在编程中
c语言受到哪些编程语言的影响？
C语言诞生之前,有哪些重要的编程语言？
什么叫做编程语言？c语言，java，这些都是什么意思？
C语言的编程语言难吗？
FORTRAN编程语言与C语言的区别是什么？
标准机器人编程语言C语言，是什么东东
C语言中/与%的区别