verilog中输出x位二进制码元到TXT文档

我用 $fgetc 来读取txt文档中的二进制码到 verilog系统中，每读取一次计数器cnt+1，最后得到cnt是个9位的二进制码，现在我要把这些数值再导出到txt文档中，用这个cnt这个数值来控制导出的个数，只导出cnt个数值，这个cnt是个二进制数，并且输入不同数目的代码，cnt不同，最好是不要人工去控制输出多少数值，而是自动的。谢谢能给出代码加分！！
任务是将解码模块输出的值导入到txt文档，电脑仿真后的数据是正确的，但是导入到txt文档中却成了高阻值z，如何解决，解码模块是在网上下了 ldpc-802-3an 。求指导，或能给出代码。西面为解码模块
http://www.pudn.com/downloads230/sourcecode/embed/detail1081730.html

举报该问题

推荐答案 2014-02-26

你是要仿真么？仿真的话在txt中给数和手动给数是一个性质的啊，没必要多次一举，要是在硬件上想实时改参数的话最好用LPM_CONSTANT这个例化原件，编译好在tool中的in_system。。。 editor这个工具通过jatg口实时控制参数

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/BBvtzz7ztXeWttttBv.html

相似回答

用Verilog 实现CMI解码,要求时钟同步的答：当输入“0”码时，编码输出固定为“01”码；当输入“1”码时，编码输出为“00”或“11”码，并且交替出现。CMI编码的一种Verilog HDL实现模块定义如下：module CMI(clk1, rst, clk2, cmi_en, cmi_in, cmi_out);其中，clk1为输入时钟，rst为复位信号，clk2为clk1的两倍频，cmi_en为原始码输...

你好,如何用Verilog HDL实现CMI编码?答：CMI码的编码原理。CMI码是一种1B2B码(一位信息码，二位码元)，即将过来的一位码子用两位码子来表示。当过来“0”码时，编码输出固定的“01”码；当过来的是“1”码时，编码输出“00”或者“11”码，并且交替出现。CMI编码的一种Verilog HDL实现 module CMI(clk1, rst, clk2, cmi_en, cmi_in...

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载...答：在16QAM调制中，每个符号包含4个比特，通过4位二进制计数器生成数字信号。计数器输出映射到星座图上对应点，随后通过数字到模拟转换器（DAC）转换为模拟信号。串/并变换器将二进制码元序列分为两路，进行2-4电平变换，再通过4电平正交幅度调制和叠加，输出16个信号状态，即16QAM信号。调制过程中，速率为RS...

m序列码产生电路设计与仿真答：在数字通信的海洋中，m序列，又名伪随机序列或PN码，犹如一道璀璨的星光，既可预设又充满随机性，其二进制形式的每个码元，如同电路中的高低电平，简单却蕴含深意。生成器的奥秘：最长线性反馈移位寄存器想象一下，m序列的守护者是那个有着最长周期的线性反馈移位寄存器。它如同一个魔法盒子，通过一级级...

差分双相码的优缺点答：双相码变换器要求：输入1码输出10 输入0码输出01 这样单个码元输入、多个码元输出的电路用 Verilog应该怎样实现？ module Double_Phase ( clk, reset

用verilog语言写的的BPSK数字调制器代码答：dpsk_output<=dpsk_zaibo; //当前后码元不同时输出波形相位为0 end end else dpsk_output<=0;//当系统没使能时，输出为0 end always@(posedge clk_M)//根据M序列的同步时钟，来存储M序列当前的值，以便与M序列下一值相比较 begin a=M;end endmodule ③DPSK1模块：方式二 module DPSK1(clk,...

m序列码产生电路设计与仿真答：m 序列，即伪随机序列、伪噪声码或伪随机码，是一种预先确定且能重复产生的二进制码序列，具有随机统计特性。该序列以二进制形式表示，每个码元为“0”或“1”，分别对应数字电路的低电平或高电平。m 序列源自最长线性反馈移位寄存器序列，通过带线性反馈的移位寄存器产生，具有最长周期。下图展示了一个3...

大家正在搜

verilog二进制转化为十进制 verilog读二进制文件四位二进制减法器verilog verilog二进制编码器 verilog二进制二进制补码转换十进制十进制转二进制编程递归实现十进制转换二进制 c语言二进制转换十进制