systemverilog有8个数据，想随机选取3个发送出去？

Question

有8个数据，想随机选取3个发送出去，用什么语句可以实现？

Answer 1

在 SystemVerilog 中，你可以使用 rand 随机函数来选择3个随机数。 你可以使用一个循环来选择这三个数，并使用 rand() % 8 获取一个随机数，其中 % 8 是取模运算，用于将随机数的范围限制在 0 到 7 之间。
例如，你可以使用以下代码来选择三个随机数
int data[8] = {1, 2, 3, 4, 5, 6, 7, 8};
int rand_data[3];
for (int i = 0; i < 3; i++) {
rand_data[i] = data[rand() % 8];
}
// 发送 rand_data 数组中的数据
在这段代码中，我们首先定义了一个名为 data 的数组，其中包含8个数字。然后，我们定义了一个名为 rand_data 的数组，用于存储随机选择的3个数字。接下来，我们使用一个循环来选择三个随机数，并将它们存储在 rand_data 数组中。最后，我们可以使用 rand_data 数组中的数据发送出去。