99问答网
所有问题
当前搜索：
verilog变量初始化
verilog
不对
变量
进行
初始化
也能使用吗?默认值是什么?
答：
FPGA内的寄存器，如果不赋初值，默认为0；但是在仿真软件中（如modelsim），寄存器如果不赋初值，默认为不定态（x），仿真是无法进行的，count+1仍然为x，你就会看到count一直是红色的，没有结果；之所以实现流水灯没有问题，是因为你下载到FPGA内部了，count被默认为32'b0，如果程序要下载到FPGA中，而...
Verilog
在定义reg
变量
时可以
初始化
赋值么,比如reg a<=1'b0;
答：
可以是可以，但不能用<=。因为该reg还没有指定时钟。还有所有的reg最好在复位的时候用<=赋一下初值。理由：假设你正在开发某设备，在上电状态下你按某按钮复位了下，期望这时的状态跟上电时的状态是一样的。
Verilog中
的initial块
答：
在
Verilog中
，程序块用来组织语句，这些语句在仿真时按顺序执行。有两大类块：initial和always。理解initial块的用途、开始与结束时间、如何处理延迟语句、允许的最大数量以及与$finish函数的关系，对于仿真过程至关重要。initial块主要用于
变量初始化
和使用特定值驱动设计的端口，它在仿真开始时执行，且在整个...
verilog
二维数组是如何
初始化
的啊?
答：
你说的这种情况我在前几天的毕设中也遇到过,这种情况只能用fpga中的寄存器或者RAM块来实现.具体的话,你说的这种定义是不可行的,可以参考上面几位说的用lpm_rom ip核来实现--就是在FPGA中实现一个订制ROM或者RAM,选用哪种看实际情况.像你这种算法处理的话应该用RAM来反复进行算法的计算.还有一点需要...
如何给
Verilog中
的数组
初始化
赋值?
答：
1、概述：字符串定义 只定义不分配内存空间，不做任何操作；字符串
初始化
两种方式直接等号赋值，用new初始化，直接等号赋值放入内存池，其它
变量
也可以引用；new初始化分配内存空间，不可引用；字符串赋值为null 初始化了，并且有了引用，但是没有指向任何内存空间；2、详解：String s;和String s=null;...
如何给
Verilog中
的数组
初始化
赋值
答：
【1】Image_BMP应该是一个memory，数组是C元语言的叫法 【2】如果你只是仿真的话，可以用
verilog
的for循环语句把图片的数据一一存入 【3】如果用于综合，如果是Quartus的软件，建议你用 (* ram_init_file = "my_init_file.mif" *) reg [7:0]Image_BMP[391680:0];这样的综合属性语句，my_init...
Verilog
里面如何
初始化
数组才能被Quartus II综合?
答：
reg [7:0] conval[15:0]表示定义(或者叫声明)了一个名为conval的存储器，该存储器一共包含16个寄存器，每个寄存器可以存储一个8位的二进制数。在
verilog中
，每次只能对存储器中的某个寄存器赋值，不能一次性对整个存储器赋值。例如你可以写conval[9]<=8'hff，但不能写conval[15:0]<=……所以...
请教
Verilog
的基础知识~
答：
阻塞赋值的特点是如果对一个信号两次赋值的话，第二次赋值有效。刚开始的时候你赋
初始
值都为0，然后会根据ADDRESS的值对A和B的值进行改动，这时如果你的ADDRESS为5'b00???，所以仅对A进行了第二次赋值，赋为1，而B没有变化，这也就是你的结果。学习
verilog
，我觉得首先要分清阻塞赋值和非阻塞赋值...
Verilog
代码中未对一个输出量进行
初始化
时是不是把他默认为0
答：
verilog
或者VHDL 如果没有复位赋初值，那么 是0是1都是有可能的 不是你想的默认为0 它是硬件代码 而不是C这种串行的代码可以添加默认值，你这是C语言的思想去思考问题了 硬件是添加一个默认值可能会多出来一个复位信号、一个寄存器存放初值 这些肯定不能让软件的编译器自动添加的，不然会出更多...
verilog
语言中,如何给
变量
赋初值,并能保证赋初值的语句与后面的always...
答：
always@ (posedge a)begin (negedge b)c<=...;end 如果要想可综合的话，需要用状态机类似的概念，即设一个标志位，当a上升沿来是，把它赋值为1，当它为1且b下降沿来时，给c赋值，并将它赋值回0：并且，如果a，b不是时钟的话，不推荐使用posedge的写法 采用下面的方法比较好：reg a_dly,b...
1
2
3
4
5
6
7
8
涓嬩竴椤
其他人还搜
verilog初始化
verilog二维数组初始化
verilog数组表示及初始化
verilog数组初始化赋值
verilog初始化语句
verilog存储器赋值和初始化
verilog变量包含
verilog变量赋值
verilog如何定义变量