VHDL 程序解释,识别器,分频器等,帮我程序后注释下,高手帮帮忙~急...答:移存器的VHDL程序如下:Library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; --以上是定义集合包,是VHDL里面的包 entity yicunqi is --这是定义实体,就是定义器件的输入输出管角,名称为yicunqi port(di ,clk :in std_logic; --2个输入 q6,q5,q4,q3,q2,...