VHDL语言里的For循环

Question

请问VHDL语言里的For循环有什么作用，描述的是怎么样的电路？
比如：
for i in 0 to wordSize-1 loop
x_neg(i) <= foundOne(i) xor x(i);
foundOne(i+1) <= foundOne(i) or x(i);
end loop;
这样的循环的电路图应该怎么画？

Answer 1

这个电路应当是wordSize个输入端的异或门，或者是由wordSize-1个两输入端异或门级联构成的异或运算电路。通常用于奇校验运算。本回答被提问者和网友采纳

Answer 2

首先，Y（K）= A（K）;在分配错误的变量，应该是Y（K）：= A（K）; 其次，在循环中的代码，在模拟周期完成（即，CLK的上升沿），无600 CLK。