用VHDL语言设计一个1100序列检测器，即检测器连续收到一组串行码“1100”后，输出检测标志1，否则输出0。

Question

我想做一个基于FPGA的序列检测器,用VHDL语言实现,哪位大虾能帮帮我!

Answer 1

flag <= '1' when ser_num = "1100" else
'0';