求一个用VHDL语言实现数字钟的设计的代码。。。。要求用元件例化语句编写的。。。。。请把顶层文件代码

和底层文件代码保存到记事本发给我就行。。。。[email protected]
要求如下:(功能不需要比要求多,代码完整正确符合如下内容就行我只是参考用)
设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用6个数码管显示时分秒,set按钮产生第一个脉冲时,显示切换年月日,第2个脉冲到来时可预置年份,第3个脉冲到来时可预置月份,依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒,第 8个脉冲到来后预置结束,正常工作,显示的是时分秒。Up为高电平时,upclk有脉冲到达时,预置位加1.否则减1,还可以在此基础上增加其它功能。

第1个回答  2011-12-09
你好,
已经发给你了
请查收本回答被提问者采纳
相似回答