• 所有问题

    • 求高手用三种方法设计异或门，用vhdl语言……只写结构体即可！

    1、并发语句设计 2、process进程语句设计 3、if语句设计
    只写结构体即可！本人急用……

    举报该问题
    其他回答
    第1个回答  2011-12-19
    设计vhdl语言用哪个软件啊 常用的编译环境有Altera公司的Quartus和Xilinx公司的ISE两款软件。当然编译环境你可以选择notepad++或者Vi编辑工具。 基于追问

    你理解错了，我不是要编译环境！而是要三种方法设计异或门的结构体！

    本回答被网友采纳
    第2个回答  2011-12-19
    设计vhdl语言用哪个软件啊 常用的编译环境有Altera公司的Quartus和Xilinx公司的ISE两款软件。当然编译环境你可以选择notepad++或者Vi编辑工具。 基于追问

    你理解错了，我不是要编译环境！而是要三种方法设计异或门的结构体！

    本回答被网友采纳
    相似回答
    如何用VHDL实现分频?答：带使能控制的异或门的实现 输入端为：xor_en：异或使能，a和b：异或输入;输出端为：c：异或输出。当xor_en为高电平时，c输出a和b的异或值。当xor_en为低电平时，c输出信号b。其VHDL语言略。2分频(触发器)的实现 输入端为：时钟信号clk，输入信号d;输出端为：q：输出信号a，q1：输出信号a反。
    为什么都用与非门设计组合逻辑电路?答：没有这样吧，你是不是你们老师要求的，或者是在学CPLD或者FPGA时书上写的，那是因为方便芯片设计才规定的。与门、或门和非门是逻辑电路和时序电路的基本门电路。所以相对功能都可以采用相应门电路互换实现，但只有一个是最简方式。一个是最优方式，这些在电路设计自动公中会讲，尤其是学VHDL语言时。
    如何用VHDL实现分频?答：带使能控制的异或门的实现 输入端为：xor_en：异或使能，a和b：异或输入;输出端为：c：异或输出。当xor_en为高电平时，c输出a和b的异或值。当xor_en为低电平时，c输出信号b。其VHDL语言略。2分频(触发器)的实现 输入端为：时钟信号clk，输入信号d;输出端为：q：输出信号a，q1：输出信号a反。
    大家正在搜
    vhdl语言的基本结构vhdl语言设计一个东西语言包括什么语言和什么语言vhdl语言有什么用vhdl语言用什么软件vhdl语言入门vhdl语言赋值语句vhdl语言variablevhdl语言pdf