• 所有问题

    • verilog语言中实现异或门的程序中xor u1(out,in1,in2);的u1是随便取的吗？

    如题所述

    举报该问题
    其他回答
    第1个回答  2012-01-17
    xor 是model
    u1是实例化的实体，所以名字可以随便起
    第2个回答  2012-01-05
    是的，u1是异或门的名字。可以随便取
    第3个回答  2012-01-05
    可以
    相似回答
    大家正在搜
    相关问题
    用verilog语音实现
    请问：VHDL中二分频是怎么实现的
    如何采用Verilog文本方式实现全加器?
    1）INV 2）AND 3）OR 4）NAND 5）NOR ...
    设计一个求补码的程序，输入数据是一个有符号的8位二进制数。V...
    verilog中生成语句如何理解？
    怎么用VHDL设计一位全加器啊？急急急！求程序！
    1. 用Verilog HDL的行为描述设计一个带进位输入，...