• 所有问题

    • 用verilog建模有两种不同的抽象级别，分别是？二者有何不同

    如题所述

    举报该问题
    其他回答
    第1个回答  推荐于2016-06-13
    系统级；
    算法级；
    RTL级；
    门级；
    开关级本回答被提问者和网友采纳
    相似回答
    大家正在搜
    相关问题
    设计和验证部分VerilogHDL模型的不同抽象级别
    Verilog设计的三个抽象级别是什么?
    verilog模型可以有哪五种实际电路的不同级别的抽象
    从不同抽象级别阐述应该如何理解程序,应得到什么输出
    web5.0的抽象级别