verilog————————求解释"输入端口可以由wire/reg驱动，但输入端口只能是wire”，

不懂什么叫该端口的类型，以及一个端口去驱动别的网络

举报该问题

第1个回答推荐于2016-09-18

reg相当于存储单元wire相当于物理连线 Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽缺省为1位。变量的每一位可以是01XZ。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。线型数据包括wirewandwor等几种类型在被一个以上激励源驱动时不同的线型数据有各自决定其最终值的分辨办法。两者的区别是即存器型数据保持最后一次的赋值而线型数据需要持续的驱动输入端口可以由net/reg驱动但输入端口只能是net输出端口可以使net/reg类型输出端口只能驱动net若输出端口在过程块中赋值则为reg型若在过程块外赋值则为net型用关键词inout声明一个双向端口 inout端口不能声明为寄存器类型只能是net类型。追问

“输入端口可以由net/reg驱动，但输入端口只能是net”，这是我最疑惑的地方，什么叫可以被驱动，然后又说这个端口是net？

追答

也就是能够被驱动，有时候选的是默认端口不过也不影响效果

本回答被提问者采纳

相似回答

verilog HDL中wire和reg的区别答：输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以是wire/reg类型，输出端口只能驱动wire；若输出端口在过程块中赋值则为reg型，若在过程块外赋值则为net型（wire/tri）。用关键词inout声明一个双向端口, inout端口不能声明为reg类型，只能是wire类型。默认信号是wire类型，reg类型要申明。

verilog中reg和wire类型的区别和用法答：输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以使wire/reg类型，输出端口只能驱动wire；若输出端口在过程块中赋值则为reg型，若在过程块外赋值则为net型。用关键词inout声明一个双向端口,inout端口不能声明为reg类型，只能是wire类型；输入和双向端口不能声明为寄存器类型。简单来说硬件...

verilog中reg和wire的区别答：首先要先清楚一点，verilog是硬件描述语言，其最终是为了生成一个电路，所以它的变量类型是根据实际电路来决定的。从名字理解：wire，线型，实际上在电路中的作用就是一根连线；reg，寄存器型，在电路中就作为寄存器存在。连线和寄存器是构成数字电路的基本结构，这也是verilog这两种变量类型的来源。当然，在ve...

reg型和wire型信号有什么本质的区别答：reg相当于存储单元，wire相当于物理连线。Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻...

模块调用端口的连接规则答：在verilog中，有两种端口声明风格：端口连接规则将一个端口看成由相互链接的两个部分组成，一部分位于模块内部，另一部分位于模块外部。当在一个模块中调用（实例引用）另一个模块时，端口之间的连接必须遵守一些规则。1、输入端口：从模块内部来讲，输入端口必须为线网数据类型，从模块外部来看，输入...

HDLbit—verilog 语法答：学习Verilog语法，我们从基础部分开始。基础部分包括组合直连、多个连接线的Wire以及非门。组合直连涉及到创建一个简单模块，该模块包含一个输入和一个输出端口。模块内部行为类似于直接连接。端口具有方向性，分为输入 input 和输出 output。输入端口由外部信号驱动，输出端口则驱动另一个外部信号。通过一个...

verilog 基本语法答：wire:线网类型，不能存储数值，模块的输入输出默认为wire型，初始值为Z,值由它的驱动决定。在assign中赋值。例：wire key ;tri:多驱动器驱动的网络型数据。memory:存储器，通过扩展reg的地址范围构成。例：reg[3:0] memo[255:0] 256个地址的4为寄存器 paramter:常量。例：paramter ...

例化语句的设计步骤?答：输入输出端口模块例化时，从模块外部来讲，inout端口必须连接wire型变量。这与模块声明是相同的。悬空端口模块例化时，如果某些信号不需要与外部信号进行连接交互，我们可以将其悬空，即端口例化处保留空白即可，上述例子中有提及。output端口正常悬空时，我们甚至可以在例化时将其删除。input端口正常悬空时，...

verilog 设计中,顶层模块可以调用子模块内部定义的信号吗?答：如果你是做综合的话，就用input,output引出来；如果你是做仿真，是可以直接调用，用实例名，一级一级连起来，就像文件夹的路径一样。如:u_top.u_sub_mod.sub_reg。但用这种方法要注意multi-dirver。

大家正在搜