• 所有问题

    • verilog编程：y=lnx.

    现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。

    举报该问题
    其他回答
    第1个回答  2012-09-29
    你这是要用什么实现啊？集成电路，用FPGA？写verilog语言？那也有多种实现方案，比如用cordic算法、用存储表法、用泰勒级数展开逼近法。
    第2个回答  2012-10-02
    用查表法是最简单，精度最好的，因为你输入的x只有4位，建表也很简单。
    第3个回答  2012-09-29
    这个找找数学计算的IP,直接搭一个就好了.
    相似回答
    应聘,电气类 自动化类 笔试题目答：75、用verilog ddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦-大唐 笔试) 76、用verilog hdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦-大唐笔试) 77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x 为4位二进制整数输入信号。y为二进制小数输出,要求保留两位小数。
    一般公司招聘的笔试一般考什么东西答：(飞利浦-大唐 笔试) 76、用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦-大唐笔试) 77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x 为4位二进制整数输入信号。y为二进制小数输出,要求保留两位小数。电源电压为3~5v假 设公司接到该项目后,交由你来负责该产品的...
    东时招学员笔试一般都考什么?答：(未知) 57、用D触发器做4进制计数(华) 58、实现N位Johnson Counter,N=5(南山桥) 59、用熟悉设计式设计预置初值7进制循环计数器15进制呢(仕兰微 电) 60、数字电路设计必问Verilog/VHDL设计计数器(未知) 61、BLOCKING NONBLOCKING 赋值区别(南山桥) 62、写异步D触发器verilog module(扬智电笔试) module dff8(...
    FPGA: failed to route using a CLK template答：//verilog version BUFG bufg_add (.I(input)， //同VHDL .O(output) //同VHDL )；注意！！不需要用core generator生成一个的，综合的时候自动认识的。gpio1是一个从普通管脚的输入时钟，然后你可以让他上时钟总线，然后这个warning就不会有了。后面搜到一个和你比较像的例子 http://foru...
    大家正在搜
    verilog编程实例程序verilog状态机编程verilog编程软件verilog编程题verilog编程实例verilog编程应用领域verilog编译器编写verilog的软件fpga verilog