根据要求进行逻辑抽象，得出电路的原始状态转换图和状态转换表。
取
输入数据变量为X，检测的输出变量为Z,
该同步时序逻辑电路的功能是检测输入序列是否为1010，一旦输入序列出现一个1就记下来，因为这个1可能是1010序列的第一个1,；
接着看输入是否为0，因为10是序列1010的前两位；
其次再看输入是否为1，因为101是1010序列的前三位；
最后再输入一个0，输出则为1，因为出现了一个1010序列，泽电路必须记住1,10,101,1010四种输入情况，每一种输入情况应与电路的一个状态相对应。
计时检查这个序列的，当串行输入的数中有连续的1100110011时，电路输出一个电平（如没出现时输出低电平，那么出现了就给一个
高电平，或者相反，）以表示出现了这一串数据。
这是一个同步时钟数字电路设计，用来检验1100110011的输入。
追问和百度的差不多
本回答被提问者采纳