verilog 一个16位的数 判断 1的个数,奇个输出1 偶个输出0 用异或实现。用函数实现这个

verilog 一个16位的数 判断 1的个数,奇个输出1 偶个输出0 用异或实现。用函数实现这个功能,并且从文件中读取4组数据来检测,用$display监测输出,要求在一个模块里,主要是不知道异或怎么实现

第1个回答  2015-05-18
异或在verilog里用” ^ “表示。
相似回答