• 所有问题

    • 新手弱问，Verilog中#可以综合吗

    如题所述

    举报该问题
    其他回答
    第1个回答  2017-12-21
    所有#delay都是不可综合的
    相似回答
    quartus中幂的运用,我是新手用vhdl中想用‘^’但是用不了,求解...答：^是verilog的异或运算符 vhdl里求幂运算符是** 并且通常用于仿真 除非底数和幂指数为常数 综合器是不能综合的 quartusii里可以调用求幂的ip core
    verilog hdl,repeat语句中途能退出吗?答：Verilog和其他类似C等语言不通，它是硬件描述语言，目的是为了表述硬件，也就是说每一段代码都要和具体的电路对应起来。不能综合的代码无法用电路实现，例如for循环，如果循环次数不确定，那么无法综合。综合的意思就是从代码映射到具体的元件库，也就是电路实现。至于你后面说的循环、跳出循环体之类，还是...
    如何通俗理解FPGA与Verilog HDL?答：学习FPGA与Verilog HDL是一个循序渐进的过程，涉及理论知识与实践技能的双重提升。了解FPGA与ASIC的本质，掌握Verilog HDL的使用，以及在实践中不断探索与创新，将帮助你从技术新手成长为领域专家。通过持续学习与实践，你将能够驾驭FPGA，解锁更多设计可能性。
    新手请教,verilog中·include的用法答：如果flop.v是一个module，不建议用include，直接加在文件列表中编译就可以了。对于用到include的，默认的搜索路径是当前仿真目录，如果文件不在，就会报错。需要在文件列表中添加搜索路径，看仿真工具吧，一般就是-indir -path或者+dir+path。
    Verilog知识大全答：一、掌握Verilog中缩进运算符、拼接运算符与优先级概念，理解锁存器在缺少else default分支出现的原因。二、了解function在电路设计中的应用，其在特定场景下的使用。三、理解时序优化，包括累加拆解、累乘拆解、函数嵌套模式拆解。四、深入学习有限状态机设计步骤，熟悉三种风格的实现。五、掌握testbench的模块...
    verilog 中使用disable命令遇到的问题答：这个错误表示你没有"write_to_eeprom"的标签（label)，也就是说，你在代码中没有设置这个名字的标签，标签的设置方式 begin:write_to_eeprom // coding here end 这里的write_to_eeprom就是iyige标签，disable的意思就是禁止执行该begin--end块的内容 ...
    FPGA系统工程师需要学什么东西?答：2、硬件描述语言，Verilog或VHDL，推荐Verilog 3、主流厂家的芯片底层结构，如Logic Cell、DSP Block、时钟、IO单元等 4、EDA工具的使用，如主流厂家的集成编译环境（Quartus II、Vivado等）、仿真软件（ModelSim等）的使用 5、熟悉FPGA设计流程（仿真，综合，布局布线，时序分析）。6、熟练掌握资源估算（...
    请问FPGA与DSP有什么区别?答：FPGA是一种芯片,EDA是电子设计自动化的意思,是一种技术,两者谈区别似乎不太恰当,利用EDA技术可以在FPGA芯片上构造自己所需的硬件电路,EDA技术包括编写verilog代码或者VHDL代码,仿真、综合。 有人知道DSP ARM OMAP FPGA都有什么区别吗? 老大,你问的问题太直接了吧。。。 DSP,一般用于复杂而要求实时的数字信号处理上...
    如何学习FPGA答：第四步：template很重要。能不能高效利用FPGA资源，一是了解fpga结构，二是了解欲实现的逻辑功能和基本机构，三是使用正确的模板。FPGA内部器件种类相对较单一，用好模板，你的逻辑才能被高效的综合成FPGA擅长表达的结构。做FPGA主要是要有电路的思想，作为初学者，往往对器件可能不是熟悉，那么应该对于数字...
    大家正在搜
    弱弱的问一句可以吗诺诺地问还是弱弱的问弱弱地问下我想弱弱的问一下什么叫弱弱的问一下弱弱的问一下什么意思弱弱问下什么意思我弱弱的问一下是什么意思我只想弱弱的问下