用EDA设计波浪形计数器——Verilog HDL语言设计设计一个计数器，输入计数脉冲和清零信号，

Question

用EDA设计波浪形计数器——Verilog HDL语言设计设计一个计数器，输入计数脉冲和清零信号，输出2位16进制计数值。计数器的计数规律如下：清零信号有效时输出0，计数脉冲上升沿时，输出由0递增到ff，再递减到1，然后在递增到fe，再递减到2，再递增，按如此规律反复计数。

Answer 1

波浪计数器我肯定好的追问

你有程序吗？