verilog中case多变量怎么办

Question

如题所述

Answer 1

你可以用拼接的方法，例如信号a，b，c。你可以用下面的例子：
case （｛a，b，c｝）
3’b001：xxxxxx；