4位2选1多路选择器实现程序verilog语言

如题所述

第1个回答  2016-03-16
module (
input [3:0]A,
input [3:0]B,
input Sel,
output [3:0]D
);
assign D = sel ? A : B;
endmodule追问

谢谢啦,问上课用的程序,已经做出来了

本回答被提问者采纳
第2个回答  2016-03-16
module (
input [3:0]A,
input [3:0]B,
input Sel,
output [3:0]D
);
assign D = sel ? A : B;
endmodule追问

谢谢啦,问上课用的程序,已经做出来了

本回答被提问者采纳
相似回答
大家正在搜