在Verilog HDL的逻辑运算中,设A=4'b1010,为什么~A的结果为8'b0101

如题所述

第1个回答  2019-01-09
最后一位相加是1
倒数第二位相加是2。满2进位(进1),本位是0
倒数第三位相加是2(因为进了1)。满2进位(进1),本位是0
首位相加是2(因为有进来的1)。满2进位(进1),本位是0
结果就是10001本回答被网友采纳
第2个回答  2021-01-10
写错了,应该是4’b0101
相似回答