99问答网
所有问题
当前搜索：
verilog变量名拼接
如何用
Verilog
语言使得FPGA输出一个时钟信号
答：
你可以定义 wire out_clk;assign out_clk=clk；还有一个比较重要的问题，你这个模块没有输入时钟，你那个clk<=~clk;是运行不了的，你需要定义一个input的输入时钟，如果仿真时 需要写 ：#时间 clk<=~clk;并且在initial 定义clk=0；或者clk=1；的初值。
问一下
verilog中
三态门的实现问题。
答：
如果一个设备不用总路线时，不把它驱动为高阻态，在另一个设备要使用数据线时，就会出现多驱动的现象，在电路上会出现半高的电平，从而不知道这数据到底是1还是0了。所以你注释掉的那一句其实是非常有必要的。所以这一句af_data <= qout; 是不能这样写的。还是得用这种，总线使能加中间
变量
的方法...
VHDL中STD_LOGIC_VECTOR对应在
Verilog中
是什么数据类型
答：
std_logic_vector 是标准逻辑矢量,定义的是长度大于1的
变量
，需要确定赋值方向 （n downto 0） or （0 downto n）。参考资料：http://zhidao.baidu.com/question/350532999.html
FPGA技巧-使用VScode自动例化
Verilog
模块
答：
安装完成后，即可进行自动例化
Verilog
模块的操作。以测试模块为例，在VSCode中打开对应的.v文件，通过快捷键Ctrl + Shift + P调出命令输入框，选择“instance”命令。点击Enter后，会显示一个终端窗口，自动例化的模块将在此展示，参数识别准确，输入信号自动转化为reg类型
变量
，输出信号自动转化为wire类型...
VBA中for next循环语句有哪些?
答：
for/from 循环的动作： 1.将 initial 初始值赋给
变量名
counter.。 2.将变量counter的值与final 终值对比，如果 counter的值超过final的值，Maple退出循环。 3.执行程序语句 statement_sequence。 4. counter的值增加 increment 步长值。 5.重复步骤2到4，直到Maple退出循环。 除了for部分必须...
modelsim新建
verilog
文件时提示could not find interpreter "Scintil...
答：
modelsim的exe路径里面有文件夹带有空格，别的地方建立一个路径名不带空格的快捷方式，然后把环境
变量
和程序的路径都改成从这个快捷方式进入就可以了
verilog中
如果
变量
a的位宽不是1,那么always@(posedge a)代表什么?_百 ...
答：
这样应该是不可以的，而且尽量不要用非时钟时钟信号或复位信号做边沿触发，always @ ( a )表是变化就执行
关于学习
verilog
的几点疑惑
答：
1. 4'd1 4'h1 4'b1中的d/h/b分别表示二进制、十六进制、十进制。但是你将它换算到真正的数值上时，这三种表示形式放到硬件的总线上时都表示{0, 0, 0, 1}，所以是相等的。你可以看看8'h10和 8'd10就知道，不同在哪里 2. 这个好办，有很多检查
verilog
code 语法的tool可以实现。比如...
VHDL中 :=与 =>使用区别
答：
<=是Signal的赋值，=>是用于port map 子模块的例化比如：U2 : ram1 PORT MAP (clka => ram2_clk,wea => wren2&"",addra => wr_addr2,dina => "0000"& ram2_data,clkb => DSP_AMS3 AND DSP_ARD,addrb => DSP_ADDR(13 downto 0),doutb => ram2_q);在 case—when ...
Verilog
里用case语句对
变量
赋值(阻塞式or非阻塞式),不能实现预期结果...
答：
写错了啊，2'h33两位的而已，h是十六进制的，相当于只取低两位
棣栭〉
<涓婁竴椤
6
7
8
9
11
12
13
14
10
15
涓嬩竴椤
灏鹃〉
其他人还搜