99问答网
所有问题
当前搜索：
verilog可综合与不可综合
verilog
中
可综合与不可综合
有什么区别
答：
可综合
指那些
可以
综合成FPGA（ASIC）中某种结构的语言要素。而
不可综合
则主要用于设计的验证、仿真。比如流行的quartusII软件只支持可综合的
verilog
语言，因为它编译分配时使用已有的逻辑器件，如cyclone等等。
verilog
中,为什么fork-join语句是
不可综合
的?
答：
在
Verilog
中，关于fork-join语句是否
可综合
的疑惑，首先要明确结论是完全
可以综合
的。这是设计工具支持的问题，而不是语法本身的问题。叉-合语句（fork-join）和begin-end语句块是标准定义的并发执行和顺序执行语句块类型，符合硬件行为的特性，因此，其逻辑设计与综合工具间不存在根本性冲突。VerilogHDL作为...
Verilog
HDL 语言基础语法
答：
模块：
Verilog
代码的基本单位是模块，简单逻辑可由单个模块构成，复杂逻辑由多个模块组成，每个模块具有独立功能并通过输入输出端口被其他模块调用。语法分类：
可综合与不可综合
：大多数Verilog代码是不可综合的，用于仿真验证逻辑正确性；部分代码是可综合的，用于实现硬件逻辑。标识符：定义：用于定义常数、变量...
verilog
hdl常用的数据类型中,
可综合
的有___,
不可以综合
的有...
答：
可综合
的有reg，wire，tri等等数据类型，不
可以
综合的有real，time等等数据类型。
verilog
语法中过程块initial和always的区别
答：
initial
不可综合
，本意是用来搭建testbench的，但有些FPGA可能会替换为可综合的逻辑 always
可综合 综合
的意思就是指从代码变化到真实电路的过程
Verilog
中#
能
被
综合
么,综合后有什么含义么?
答：
（1）#1是延时语句，
不能
被
综合
，只能用于仿真。至于延时多少则取决于你所定义的时钟，例如：assign #1 A_xor_wire = eq0 ^ eq1; // `timescale 1ns/100ps 就表示该异或门延时为1ns，也就是说从输入端信号变化到输出端体现变化需要1ns的时间。（其中1ns表示延时单位，100ps表示时间精度，即...
fpga软仿和硬仿代码有什么区别
答：
楼上都没有回答出关键，是代码的区别。
Verilog
或者VHDL语言，有
可综合和不可综合
之分。可综合，通俗讲，可以下载到片子里，跑起来。不可综合，就是不能生成熔丝文件，下到片子里面。不可综合语法主要是留给软仿用的，如用Modelsim，代码更方便。可综合，延时等代码相对复杂些。
verilog
中的函数和任务
能综合
吗
答：
可以综合
只不过仿真调试里用得相对多 但有时函数和任务可以导出相应的物理电路，有时就不会，这要看函数和任务的功能是什么了
Verilog
循环语句(for、while、foever和repeat)
答：
1. For循环For循环用于确定次数的迭代，尽管在FPGA设计中可能部分可综合，但在处理数组或需要固定次数操作时非常实用。其基本语法包括设置初始值、判断条件和更新变量。例如，通过for循环实现移位寄存器的功能。2. Forever循环Forever循环用于无限循环，常用于生成测试用例中的时钟信号，
不可综合
。创建10Mhz时钟...
Verilog
设计中#,$display,initial为什么
不可综合
?
答：
display是用于调试打印log file而引入的。initial是用于测试时对外部输入信号进行初始化而引入的。综合指的是生成实际的电路，这些东西都是为了仿真而引入存在的，所以他们
不可综合
。一般遇到不可综合的语句，以及测试用的语句出现在设计中时需要用 // synopsys translate on // synopsys translate off 括...
1
2
3
4
5
6
7
8
9
10
涓嬩竴椤
灏鹃〉
其他人还搜
verilog不可综合
verilogfor可综合吗
verilog哪些语句不能综合
verilog negedge
verilog综合工具
verilog综合是什么意思
verilog综合太慢
verilog中什么是综合和仿真
verilog综合的概念和作用