99问答网
所有问题
当前搜索:
7485比较器级联输入
实验五 组合逻辑电路的设计——加法器、
比较器
答:
(1)利用7483设计4位以内的加法器,请给出实验电路,并根据表5.4要求填写输出结果。(2)给出
7485
实现4位二进制
比较器
的电路图,分析其工作原理。原理:当参加比较的2个4位二进制数A3-A0和B3-B0的高位不等时,比较结果就由高位确定,低位和
级联输入
的取值不起作用;高位相等时,比较结果由低位确定...
用Multisim设计 电子锁
答:
回答:设计思路 1、数据比较模块。数据比较模块是电子锁的核心部分。由于是八位数据比 较,所以采用两片
7485
(四位数字
比较器
)
级联
方式。用高 4 位的芯片的输出 端(YA=YB,YA<YB,YA>YB)控制门铃和报警电路。 2、原始密码
输入
模块。由八个波段开关构成,表示每一位的数据,分别接 到高位7485 和低位 ...
使用Multisim进行模块设计
答:
设计思路 1、数据比较模块。数据比较模块是电子锁的核心部分。由于是八位数据比 较,所以采用两片
7485
(四位数字
比较器
)
级联
方式。用高 4 位的芯片的输出 端(YA=YB,YAYB)控制门铃和报警电路。 2、原始密码
输入
模块。由八个波段开关构成,表示每一位的数据,分别接 到高位7485 和低位 7485 上。
其他人还搜
比较器级联输入端的用处
multisim中7485比较器在哪里
7485原理简述
7485比较器介绍
数值比较器级联
7485级联输入端的作用
7485比较器全名
7483加法器原理
7483型4位二进制加法器